This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Searching PAJ (47)

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

52-075981

(43) Date of publication of application: 25.06.1977

(51) Int. CI.

H01L 23/12 H01L 25/04

(21) Application number : 50-151820

(71) Applicant : HITACHI LTD

(22) Date of filing:

22. 12. 1975

(72) Inventor: TAJIMA ZENZO

HATANO KUNIO

(54) MULTICHIP DEVICE

57) Abstract:

PURPOSE: A multichip device is obtained by three-dimensionally stacking of the memory elements packaged to a film carrier.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Patent number]

wate of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(54) MULTICHIP DEVICE

(11) Kokai No. 52-75981 (43) 6.25.1977 (21) Appl. No. 50-151820

(22) 12.22.1975


(71) HITACHI SEISAKUSHO K.K.


(72) ZENZO TAJIMA (1) (52) JPC: 99(5)C21:99(5)H0

(51) Int. Cl'. H01L23/12, H01L25/04

PURPOSE: A multichip device is obtained by three-dimensionally stacking of the memory elements packaged to a film carrier.

CONSTITUTION: A semiconductor element 1 is connected to a film carrier 3 having copper leads 2. A layer which is bondable by soldering is beforehand evaporated on the rear of the semiconductor element 1 and the element 1 is connected to metal of good thermal conductivity, for example, a plate 4 of copper. The film carriers 3 are subsequently stacked by positioning the holes 5 provided at their ends onto the leads 7 fixed on a ceramic substrate 6 and the copper plates 4 are connected to the leads 7, after which a cap 8 is put on. With such arrangement, the heat generated in the chips flow through the leads 7 to the cap, whereby the dissipation of the heat is improved.







10

項(特許法領を名名にだしな) の規定化よる特許出籍)

特許庁長官 RE 発明の名称 50 12 22

マルチナツブデバイズ

特許研求の範囲に記載された発明の数: 2

计群出面人

* 東京都千代田区丸の内―丁目5番1号

大 理 人

■ 『東京都千代四区丸の内一丁目5番1号 東京全社 日 立 製 作 所 内



50 151820 .

明 超 小

発明の名称 マルチナップデパイス 特許請求の超盟

- L 半導体数子をフィルムキャリアに接続した後、 これを3次元的に接続したことを特徴とするマ ルナナンプデバイス。
- 2. 特許別求の超錯第1項に記載されたマルチチップデバイスにかいて、放熱効果を増すために 半導体業子の基面に無伝導の良い金属板と接続 し、この金属板とリードとを接続して放納路を 形成したことを特徴とするマルチチップデバイス。

発明の辞組な説明

19 日本国特许庁

公開特許公報

①特開昭 52-75981

④公開日 昭 52.(1977) 6.25

②特願昭 50-151820

②出願日 昭如 (1974 /2.22

審査請求 未請求

(全3頁)

庁内整理番号 6\$13 37 6\$13 \$7

方法がある。

| 同一のプロセス技術で考える場合、マルナテップデバイスの方がチップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルテナンブ半導体メモリデバイスとしては、 こ B M社が 2 0 4 8 ピット×4 テップ 1 デバイス をX用化しているのは舞知の事実である。

マルナテンプデバイスを作るにあたつて登録な ことは、デバイスの不良事がチップの不良事のロ 業(ロ:チップ等数数)で示されることである。 それ故に、半導体ポーをチップの状態で完全に性 能以致をすることが世末される。現状においては、 半導体メモリホーの混子段階での完全な性能以及 は叫似である。このような変状にかいて、 が近にないている。このような変状にかいて、 が近ている。これは半導体来子を飼りードが形 成されたナーブギャリア上に延続するものである。 半導体は子段階ではブローバという対による側定 しかできず、交流的な動作試験が個はであつたが、 フィルムギャリア方式では戻りードを用いること により、交流句作試成が容易となつた。 こひこと はマルチナップデバイスを作る上化シいて、 栄子 の通別を容易に行なえることが可能となり非常に 有効な手生となる。

この方式を用いて、セラミック多版―― 基本上に 複数値の業子を考唆したマルナテップデバイスに ついては既に戦告があるが、黒子間の記録にはセ ラミック多階―― 基板を必要とするため、 配料容 位の増大かよび配線間のクロストークによる報音 の問題、更には多勝―― 配離基板の気格の開発を ど、実用化には問題点が多い。また、子前的に果 子を実装するため、大幅な高密度実装は困難である。

本発列の補1の目的はフィルムキャリアに突径した半導体メモリ案子を三次元的にスタッキングナることによりマルテテップデパイスを作るものである。群2の目的は半導体メモリ禁子の以面を別域のような熱伝導率の良い企画板に接続してフィルムキャリアのみでは敬頼的管理が問題であるための組織と、半導体案子の発熱による熱をこの

- 3 -

いるリード7は熱伝導性の良いペースト10を用いてキャップと授続される。これにより、テップより発生した私はリード7を介してキャップ8に 流れ、キャップ8を放納板とすることによりをわめて熱放飲のよいデバイスとなる優れた効果を有する。


脳面の触単な説明


第1図内(P)はフィルムキャリア突後終達の断面 図⇒よび正歯図、第2図はマルチチップデバイス の新面図である。

代如人 升烈士 芽 田 利 4

特別 昭52一 75581 ② 会越根を通して遊がせりとするものである。

以下本始明による決酷物を用いて詳細に記当す る。郊1図(4)(9)は本発明による一例を示すもので あり、半導体共子しをフイルムキャリアに突張す る方法は気に公開されている方法のどれをとつて も良いが、まず半導体禁予1をフイルムギャリブ 3 に延続する。 続いて、半導体業子1の延面にデ め半田級を可能な心===(例 Ni-Or-Au)を高 刈してかき、 以板4上化半田メッキされた原定の 個所に半球体素子1をリプロー受験する。次に、 ナーブリードの消化前もつてるけられた穴ろを部 2 29 に示けようにセラミック装板6上に固定され たりード1に迫し、ひゃとスタンキングしていく。 スタッキングが終れば熱処理を加えることにより、 子のメッキされているリード上の半田によつてフ イルムャヤリアの飼リード2とセラミツク芸板6 上のリードでは做被的にも、私気的にも発続され る。スタツキングが終つたのち、アルミ製のキャ ツブ8をかぶせて真面より樹脂9(例えばR T Y 一っ0)により封じる。なか、蛸板4と分配して





特開 昭52- 75981 (3)

添附の原物の目録

(4) 9 8 3 (8)

(1) 2 "

(4)市界原品本 12

前記以外の発明者で行才出談人でたけ代司人

発明 者

森式会社 日立製作所 茂原工場內 波多野 郑 迪

-391-

- 19. Japan Patent Office, Laid-open Patent Application Gazette
- 11. Laid-open Patent Application No. Sho 52-75981
- 43. Disclosure Date: June 25, 1977
- 21. Application No. Sho 50-151820
- 22. Application Date: December 22, 1975
 Examination: Not requested (total 3 pages)

Agency Control No.: 6513 37, 6513, 57

52. Japan Class: 99(5)C21, 99(5)H0

51. International Class²: H01L 23/12, H01L 25/04

PATENT APPLICATION

Date: December 22, 1975

To: Commissioner, Japan Patent Office Title of Invention: Multi-chip Device Number of Inventions Cited in Claims: 2

Inventor: Zensou Tajima, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture Inventor: Kunio Hatano, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture

Applicant: Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Representative: Hiroshi Yoshiyama

Agent: Toshiko Usuda (7237), Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Phone: 270-2111

SPECIFICATION

TITLE OF INVENTION Multi-chip Device

CLAIMS

1. A multi-chip device, wherein a semiconductor element is connected to a film carrier, and then this is connected three-dimensionally.

2. The multi-chip device recited in claim 1, wherein a metal plate with good heat conductivity is connected to the back of the semiconductor element in order to increase the heat radiation effect, and this metal plate and a lead are connected and a heat radiation path is formed.

DETAILED EXPLANATION OF THE INVENTION

In recent years the development of semiconductor memories has been dramatic; we have now reached the stage of implementing 4096 bit RAMs. In the future we can expect to see ven higher levels of integration. In order to increase the level of integration in this sort of semiconductor memory device, there is the method of increasing the level of integration within a

single chip and the method of mounting a plurality of chips within one device, the so-called multi-chip device.

If we consider [working] within the same process technology, the multi-chip device alternative is good because of small chip size, and also has advantages with regard to speed and

A known multi-chip semiconductor memory device that has been practiced is IBM's

single device that is 2048 bits \times 4 chips.

An important factor in making a multi-chip device is that the device failure rate is a multiple n of the chip failure rate (n: number of chips installed). Therefore it is necessary to test semiconductor elements to see if they perform perfectly in a chip state. At present, it is difficult to do a complete performance test at the element level of a semiconductor memory device. Given this state of affairs, a new packaging method, known as the film carrier method, is now attracting attention. This is a method in which a semiconductor element is connected to a tape carrier formed with copper leads. At the semiconductor element stage, measurement can only be performed using a needle known as a probe, and alternating-current operational testing is difficult, but the film carrier method uses copper leads, so alternating-current operational testing becomes easy. This makes it possible to easily select elements when manufacturing a multi-chip device, and makes it a very effective method.

There have already been reports regarding multi-chip devices that mount a plurality of semiconductor elements on ceramic multi-layer substrates using this method, but a ceramic multi-layer substrate is needed for inter-element wiring, so there are many practical problems, such as increase in wiring volume, noise created by inter-wire crosstalk, the cost of the ceramic multi-layer substrate, etc. Also, elements are mounted in a plane, so it is difficult to achieve very

high packaging density.

The first object of the present invention is to make a multi-chip device by threedimensionally stacking semiconductor memory elements mounted on film carriers. The second object of the present invention is to connect the back of the semiconductor memory element to a metal plate with good heat conductivity such as a copper plate, thus providing reinforcement and mechanical support that is difficult to achieve with just a film carrier and drawing off the heat

generated by the semiconductor element through the metal plate.

Below we shall explain in detail using an embodiment in accordance with the present invention. FIGS. 1(a) and (b) show an example in accordance with the present invention. Any previously disclosed method of mounting one semiconductor element on a film carrier may be used; first a semiconductor element 1 is connected to a film carrier 3. A solderable layer (for example, Ni-Cr-Au) is vapor deposited on the back of the semiconductor element 1 in advance, and then the semiconductor element 1 is reflow connected at a prescribed solder-plated location on a copper plate 4. Next, a hole 5 that is opened in advance in the end of the tape lead is passed over a lead 7 secured to a ceramic substrate 6 as shown in FIG. 2, and one by one they are stacked. When stacking ends, a heat treatment is applied, thereby mechanically and electrically connecting the film carrier's copper lead 2 and the ceramic substrate 6's lead 7 by means of solder plated on the leads in advance. After stacking ends, an aluminum cap 8 is put on and is scaled from the rear with a resin 9 (for example, RTV-60). Furthermore, the lead 7 connected to the copper plate 4 is connected to the cap using a paste 10 with good heat conductivity. As a result, heat generated by the chip flows through the lead 7 to the cap 8; making the cap 8 a heat radiating plate has the excellent effect of producing a device with very good heat radiation.

BRIEF DESCRIPTION OF THE DRAWINGS

FIGS. 1(a) and (b) are a sectional view and a plan view of a film carrier mounting structure. FIG. 2 is a sectional view of a multi-chip device.

- Semiconductor element 1
- Copper lead 2
- Film carrier 3
- Copper plate 4
- 5 Hole
- Ceramic substrate 6
- 7 Lead
- 8 Cap
- Resin 9
- 10 Paste

FIG. 1(a) (b)

FIG. 2

List of Items Attached

- Specification, 1 (1)
- Drawings, 1 (2)
- Power of attorney, 1 (3)
- Copy of patent application, 1 (4)

10

頭 (特許法領 8 名だだし書 の規定による特許出版

##50 12"22"

特許庁長官 殿

.

発明の経験

マルチチツブデバイズ

特許請求の範囲に配置された発明の数:2

Ost 1 6

特許出願人

- e # 東京都千代田区丸の内一丁目5番1号
- 8. *(SIO)株式会社 日立 製 作 所 代 章 老 吉 山 博 吉

代 理 人

東京都千代田区丸の内一丁目5番1号株式会社 日 立 製 作 所 内電話 直京 270-2111 (大代表)



50 151820

RE ###

発明の名称 マルチチツブデバイス

特許請求の範囲

- 半導体案子をフィルムキャリアに接続した後、 これを3次配的に接続したことを特徴とするマ ルチチップデバイス。
- 2. 特許請求の範囲第1項に記載されたマルチチップデバイスにおいて、放熱効果を増すために 半導体案子の裏面に熱伝導の良い金麗板と接続 し、この金属板とリードとを接続して放熱路を 形成したことを特徴とするマルチチップデバイス。

発明の詳細な説明

近年、半導体メモリの発展は著しく、現在では 4 0 9 6 ピットRAMが契用化の段階にはいつている。今後とも操機度は更に向上していくことが 考えられる。このような半導体メモリデバイスの 森設を向上させるためには、単一チップ内の集 被 医を上げる方法と、 独数 個のチップを 1 デバイスの ス内に実装するいわゆるマルチチップデバイスの

(19) 日本国特許庁

公開特許公報

①特開昭 52-75981

43公開日 昭52.(1977) 6.25

②特願昭 50-/5/820

②出願日 昭40.(197分 12.22

審査請求 未請求

(全3頁)

庁内整理番号 65/3 37 65/3 57

翌日本分類 99はKJ/ 99はHO (1) Int.Cl?

HOIL 23/12

HOIL 25/04

識別記号

方法がある。

同一のプロセス技術で考える場合、マルチテップデバイスの方がテップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルチチップ半導体メモリデパイスとしては、 IBM社が2048ピット×4チップ1デパイス を契用化しているのは周知の事実である。

により、交流動作試験が容易となつた。とのこと はマルチナツブデパイスを作る上において、呆子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

との方式を用いて、セラミック多層――基板上に 複数個の業子を塔載したマルチチップデパイスに ついては既に報告があるが、衆子間の記録にはセ ラミック多暦―― 菰板を必要とするため、 記線容 量の増大および配額間のクロストークによる雑音 と、実用化には問題点が多い。また、平面的に衆 子を実装するため、大幅な高密度実装は困難であ

本発明の第1の目的はフイルムキャリアに実装 した半導体メモリネ子を三次元的にスタッキング することによりマルテチツブデパイスを作るもの である。群2の目的は半導体メモリ常子の映画を 蛸板のような熱伝導率の良い金貨板に接続してフ イルムキャリアのみでは砂械的保持が凶難である ための補強と、半導体案子の発熱による熱をこの

いるリート7は熱伝導性の良いペースト10を用 いてキャップと接続される。これにより、チップ より発生した熱はリードフを介してキャップ8に 流れ、キャップ8を放熱板とすることによりきわ めて鶫放散のよいデパイスとなる優れた効果を有 する。

図面の簡単な説明


鮮1図(a)(b)はフイルムキヤリア契装裕造の断面 図および正面図、第2図はマルチテップデバイス の断面図である。


1 半導体素子、2 網リード、 3・・・・フイルムキャリア、4・・・蛸板、 5...・火、8・・・セラミンク基板、7・ · · · リード、8 · · · · キャップ、9 · · · · 樹脂、10・・・ペースト。

代理人 弁理士

金属板を通して逃がそりとするものである。

以下本発明による災施例を用いて静細に説明す る。第1図(4)(中は本発明による一例を示すもので あり、半導体素子1をフイルムキャリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体素子1をフイルムキャリア 3 に接続する。続いて、半導体象子1の裏面に予 🥕 め半田嵌合可能な暦━━━(例 Ni-Or-Au)を蒸∷ **媚しておき、蛸板 4 上に半田メツキされた所定の** 個所に半事体来子1をリフロー接続する。次に、 テープリードの端に前もつてあけられた穴5を館 2 図に示すようにセラミック基板 6 上に固定され たリードでに通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予めメッキされているリード上の半田によつてフ イルムキャリアの銅リード2とセラミツク基板6 上のリードでは根據的にも、電気的にも接続され る。スタッキングが終つたのち、アルミ製のキャ ツブ8をかぶせて長節より樹脂9(例えばR T Y -60)により封じる。なお、銅板4と線絖して





添附容類の目録

(1) 別 課 炒 1選 (2) 即 第 1录 (3) 字 任 . 廿 1录 (4) サ 作 順 記 士 1基

前記以外の発明者、特許山頂人または代理人



10

職 (特許法領 8 条ただし の規定化よる特許出額)

50 1 2 2 2

特許庁長官 殿

発明の経験

マルチチツブデバイズ

特許請求の範囲に配収された発明の数:2

発明 者

チャッキャラシハナノ パンティ 工業県茂原市早野3300番地

株式会社 日立製作所 茂原工場內

田鳴音遊

(m+ 1 6)

特許出願人

東京都千代田区丸の内一丁目5番1号

6 * GNO 株式会社 日 立 製 作 所

化 理 人

B B 東京都千代田区丸の内一丁目5番1号 株式会社 日 立 製 作 所 内 電話東京 270-2111(大代数)

16 M 4



50 151820

明 細 小谷

発明の名称 マルチテンプデバイス

特許請求の範囲

- 1. 半導体量子をフィルムキャリアに接続した後、 これを3次元的に接続したことを特徴とするマ ルチチップデパイス。
- 2. 特許請求の範囲第1項に記載されたマルテテップデバイスにおいて、放熱効果を増すために 半導体業子の妥面に熱伝導の良い金属板と接続 し、この金属板とリードとを接続して放熱路を 形成したことを特徴とするマルテテップデバイ

発明の詳細な説明

近年、半導体メモリの発展は著しく、現在では4096ピットRAMが実用化の段階にはいつている。今後とも集後度は更に向上していくことが考えられる。このような半導体メモリデバイスの 採積度を向上させるためには、単一チップ内の集 機度を上げる方法と、複数個のチップを1デバイスの ス内に実装するいわゆるマルチチップデバイスの

(19) 日本国特許庁

公開特許公報

①特開昭 52-75981

43公開日 昭 52.(1977) 6.25

②特願昭 50-151820

②出願日 昭如(197分 12.22

審査請求 未請求

(全3頁)

庁内整理番号 65/3 37 65/3 57

13日本分類 99はC21 99はHO (1) Int.C1? HOIL 23/12 HOIL 25/04 識別記号

方法がある。

同一のプロセス技術で考える場合、マルチテップデバイスの方がチップサイズは小さくても良く、 スピード的にもコスト的にも有利である。

マルチチップ半導体メモリデバイスとしては、 IBM社が2048ピット×4チップ1デバイス を裏用化しているのは関知の事実である。

により、交流動作試験が容易となつた。このこと はマルチテップデバイスを作る上において、米子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

この方式を用いて、セラミック多階==基板上に 複数個の業子を搭載したマルチテップデバイスに ついては既に報告があるが、案子間の配線にはセ ラミック多層===基板を必要とするため、 配線容 量の増大および配線間のクロストークによる維音 の問題、更には多層===配線基板の価格の問題な ど、実用化には問題点が多い。また、平面的に案 子を実装するため、大幅な高密度実装は困難であ

本発明の第1の目的はフイルムキャリアに実装した半導体メモリ素子を三次元的にスタッキングすることによりマルチテップデバイスを作るものである。第2の目的は半導体メモリ業子の鉄面を 蛸板のような熱伝導事の良い金属板に接続してフィルムキャリアのみでは根柢的保持が困難である ための補強と、半導体素子の発熱による熱をこの

- 3 -

いるリード7は熱伝導性の良いペースト10を用いてキャップと接続される。これにより、テップより発生した熱はリード7を介してキャップ8に流れ、キャップ8を放熱板とすることによりきわめて熱放散のよいデバイスとなる優れた効果を有する。

図面の簡単な説明


第1図(A)(b)はフイルムキャリア実装格造の断面 図かよび正面図、第2図はマルチチップデバイス の断面図である。

1.・・・半導体業子、2・・・・剣リード、3・・・・フイルムキャリア、4・・・ 剱板、5・・・・穴、8・・・・セラミンク基板、7・・・リード、8・・・・キャップ、8・・・・ 樹脂、10・・・ペースト。

代理人 弁理士 存 田 利 幸

金属板を通して遊がそりとするものである。

以下本発明による契施例を用いて詳細に説明す る。第1図(0)(1)は本発明による一例を示すもので あり、半導体業子1をフイルムキヤリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体素子1をフイルムギャリア 3に接続する。続いて、半導体素子1の裏面に予 め半田接合可能な階===(例 N1-0r-Au)を蒸 **増しておき、蛸板4上に半田メッキされた所定の** 個所に半事体案子1をリフロー接続する。次に、 テープリードの端に前もつてあけられた穴5を第 2 凶に示すようにセラミック基板6上に固定され たリード1に通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予めメッキされているリード上の半田によつてフ イルムキャリアの鋓リード2とセラミック基板 6 上のリードでは根核的にも、電気的にも接続され る。スタッキングが終つたのち、アルミ製のキャ ップ8をかぶせて裏面より樹脂9(例えばRTY - 60)により封じる。なお、銅板4と接続して



77 8

第2國

- 5 -

添附 類の目録

- (1) **%**

前記以外の発明者、特許出頭人まえ

チスケンモバラレバヤノ 千紫県茂原市早野3300番地